Verilog ile FPGA Tasarimina Giris Dersi 2

Verilog ile FPGA Tasarimına Giriş: Donanım Tasarımı ve Sistem Geliştirme Eğitimi

Verilog ile FPGA Tasarımı: Başlangıç ve Orta Seviye Eğitim

Bu kapsamlı Verilog ile FPGA Tasarımı kursu, elektronik sistemler tasarımına ilgi duyan ve özellikle savunma sanayisinde kariyer hedefleyenler için ideal bir başlangıç noktasıdır. BAE Systems (UK)'te FPGA Tasarım Mühendisi olarak çalışan Fatih İliğ tarafından hazırlanan bu eğitim, Verilog dilinin temellerinden başlayarak orta seviyeye kadar uzanan bir yolculuk sunar. Üniversite öğrencilerinin ve bu alana yeni adım atan profesyonellerin ihtiyaçlarını karşılamayı amaçlayan kurs, pratik uygulamalara odaklanarak Verilog dilinin etkin kullanımını sağlar.

Verilog Dili Nedir?

Verilog, elektronik sistemlerin modellenmesi için kullanılan güçlü bir donanım tanımlama dilidir (HDL). Analog, dijital ve karma işaretli devrelerin tasarımını, doğrulanmasını ve simülasyonunu destekler. C programlama diline benzer sözdizimi sayesinde, C diline aşina olan mühendislerin Verilog'a hızlıca adapte olmasını kolaylaştırır. Ülkemizde birçok üniversitede öğretilen C bilgisi, Verilog öğrenimini hızlandırır.

Verilog'dan SystemVerilog'a Geçiş

Verilog öğreniminin ardından, modern donanım tasarımında giderek daha fazla önem kazanan SystemVerilog diline geçiş yapmak mümkündür. SystemVerilog, VHDL ve Verilog'un birleşimi olarak tanımlanabilir. SOC (System on Chip) tasarımlarını desteklerken, tasarım ve doğrulama süreçlerinde öne çıkar. SystemVerilog öğrenmek için hem nesne yönelimli programlama (C++ gibi) hem de Verilog bilgisi gereklidir. UVM (Universal Verification Methodology) kütüphanesi ile class yapılarının kullanımı, SystemVerilog'un güçlü yönlerinden biridir. Piyasada UVM'nin iş imkanları hakkında bilgi edinmek için LinkedIn'de SystemVerilog anahtar kelimesini arayabilirsiniz.

Kurs İçeriği

Bu Verilog ile FPGA Tasarımı kursu, aşağıdaki konuları kapsar:

• Ders 9: Yapısal Tasarım Yapıları - Blok Tasarımı
• Ders 10: Yapısal Tasarım Yapıları - Örnek
• Ders 11: Sıralı İşlevselliğin Modellemesi - Başlangıç Blokları
• Ders 12: Always - Kombinasyonel Mantık
• Ders 13: Always - Sıralı Mantık
• Ders 14: Always@(*) - Kombinasyonel Mantık
• Ders 15: Örnekler - Always @(*) ile Kombinasyonel Devre Oluşturma

Derslerde Vivado'nun 2019.1 versiyonu kullanılmıştır, ancak 2017 sonrası herhangi bir Vivado versiyonu da uygundur. Ayrıca, kodlama yapmak için Edaplayground sitesini de kullanabilirsiniz. Bilgisayarınızda RAM sorunları yaşayanlar için bu site ideal bir alternatiftir.

Sistem Geliştirme için Önerilen Kaynaklar

• C++:
  • Beginning C++ Programming - From Beginner to Beyond (Frank J. Mitropoulos) (İngilizce)
  • C++ Temelleri (Burcu Ülke) (Türkçe)
• Verilog: Bu eğitim kursu

Verilog kursu tamamlandıktan sonra C++ bilgisi olan birinin SystemVerilog diline hakim olması oldukça kolaydır.

Faydalı Olabileceğini Düşündüğüm Kaynaklar

Bu kursun size faydalı olmasını dilerim. Başarılar dilerim!

Saygılarımla,

Fatih İliğ