[ PART 1] Design CPU RISCV : Introduction a l'assembleur

Découvrez l'architecture RISC-V : Une introduction complète !

Vous souhaitez comprendre les fondements de l'architecture RISC-V ? Ce cours Udemy est conçu pour vous ! Fort de mon expérience acquise lors de mon master en architecture RISC, je partage mes connaissances pour combler le manque de ressources disponibles dans ce domaine passionnant.

Ce que vous apprendrez :

• Principes de base de l'assembleur RISC-V : Maîtrisez les concepts essentiels du fonctionnement de l'assembleur.
• Écriture de code assembleur : Apprenez à écrire vos propres programmes en assembleur RISC-V.
• Gestion de la mémoire RAM : Comprenez le fonctionnement de la mémoire RAM et son rôle dans l'exécution des programmes.
• Traduction assembleur vers langage machine : Développez la capacité de traduire du code assembleur en langage machine.
• Analyse de fichiers objdump RISC-V RV32I : À la fin de ce cours, vous serez capable d'analyser le contenu d'un fichier objdump pour une architecture RISC-V RV32I.

Ce cours est la première étape d'une série dédiée au design de processeurs RISC-V. Nous aborderons ensuite la conception d'un processeur RISC-V pipeliné.

Focus sur RISC-V RV32I : Ce cours se concentre sur l'architecture RISC-V 32 bits avec l'extension de base, l'extension d'instructions integer (I). Nous n'aborderons pas les autres extensions.

Contenu détaillé du cours :

• Partie 1 : Introduction à l'assembleur RV32I
  • Instructions arithmétiques
  • Instructions de branchement
  • Accès à la mémoire
• Partie 2 : Fonctionnement d'un processeur RISC-V pipeliné
  • Introduction à la micro-architecture
• Partie 3 : Introduction aux langages HDL et design d'un CPU en SystemVerilog (en cours de développement)

Les parties 2 et 3 sont actuellement en cours de rédaction et devraient être disponibles dans quelques mois.

N'hésitez pas à me contacter pour toute question, correction de TP/TD, ou demande d'explications supplémentaires. Je suis là pour vous aider dans votre apprentissage de l'architecture RISC-V !